- 相關(guān)推薦
面試硬件工程師問題及參考答案2017
硬件工程師要求.熟悉電路設(shè)計(jì)、PCB布板、電路調(diào)試，能熟練使用PROTEL等電路設(shè)計(jì)軟件。以下是百分網(wǎng)小編精心為大家整理的面試硬件工程師問題及參考答案，希望對(duì)大家有所幫助!更多內(nèi)容請(qǐng)關(guān)注應(yīng)屆畢業(yè)生網(wǎng)!
1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，以提高輸出的搞電平值。
3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。
2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小，電流大。
3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理 //OC門電路必須加上拉電阻，以提高輸出的搞電平值。 OC門電路要輸出“1”時(shí)才需要加上拉電阻 不加根本就沒有高電平 在有時(shí)我們用OC門作驅(qū)動(dòng)(例如 控制一個(gè) LED)灌電流工作時(shí)就可以不加上拉電阻 OC門可以實(shí)現(xiàn)“線與”運(yùn)算 OC門就是 集電極 開路 輸出 總之加上拉電阻能夠提高驅(qū)動(dòng)能力。
11、如何解決亞穩(wěn)態(tài)。(飛利浦-大唐筆試)? 亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。
解決方法：
1 降低系統(tǒng)時(shí)鐘頻率
2 用反應(yīng)更快的FF
3 引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播
4 改善時(shí)鐘質(zhì)量，用邊沿變化快速的時(shí)鐘信號(hào)
關(guān)鍵是器件使用比較好的工藝和時(shí)鐘周期的裕量要大。亞穩(wěn)態(tài)寄存用d只是一個(gè)辦法，有時(shí)候通過(guò)not，buf等都能達(dá)到信號(hào)過(guò)濾的效果
12、IC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別。(南山之橋)
同步復(fù)位在時(shí)鐘沿采復(fù)位信號(hào)，完成復(fù)位動(dòng)作。異步復(fù)位不管時(shí)鐘，只要復(fù)位信號(hào)滿足條件，就完成復(fù)位動(dòng)作。異步復(fù)位對(duì)復(fù)位信號(hào)要求比較高，不能有毛刺，如果其與時(shí)鐘關(guān)系不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。
13、MOORE 與 MEELEY狀態(tài)機(jī)的特征。(南山之橋)
Moore 狀態(tài)機(jī)的輸出僅與當(dāng)前狀態(tài)值有關(guān), 且只在時(shí)鐘邊沿到來(lái)時(shí)才會(huì)有狀態(tài)變化. Mealy 狀態(tài)機(jī)的輸出不僅與當(dāng)前狀態(tài)值有關(guān), 而且與當(dāng)前輸入值有
14、多時(shí)域設(shè)計(jì)中,如何處理信號(hào)跨時(shí)域。(南山之橋)
不同的時(shí)鐘域之間信號(hào)通信時(shí)需要進(jìn)行同步處理，這樣可以防止新時(shí)鐘域中第一級(jí)觸發(fā)器的亞穩(wěn)態(tài)信號(hào)對(duì)下級(jí)邏輯造成影響，其中對(duì)于單個(gè)控制信號(hào)可以用兩級(jí)同步器，如電平、邊沿檢測(cè)和脈沖，對(duì)多位信號(hào)可以用FIFO,雙口RAM，握手信號(hào)等。 跨時(shí)域的信號(hào)要經(jīng)過(guò)同步器同步，防止亞穩(wěn)態(tài)傳播。例如：時(shí)鐘域1中的一個(gè)信號(hào)，要送到時(shí)鐘域2，那么在這個(gè)信號(hào)送到時(shí)鐘域2之前，要先經(jīng)過(guò)時(shí)鐘域2的同步器同步后，才能進(jìn)入時(shí)鐘域2。這個(gè)同步器就是兩級(jí)d觸發(fā)器，其時(shí)鐘為時(shí)鐘域2的時(shí)鐘。這樣做是怕時(shí)鐘域1中的這個(gè)信號(hào)，可能不滿足時(shí)鐘域2中觸發(fā)器的建立保持時(shí)間，而產(chǎn)生亞穩(wěn)態(tài)，因?yàn)樗鼈冎g沒有必然關(guān)系，是異步的。這樣做只能防止亞穩(wěn)態(tài)傳播，但不能保證采進(jìn)來(lái)的數(shù)據(jù)的正確性。所以通常只同步很少位數(shù)的信號(hào)。比如控制信號(hào)，或地址。當(dāng)同步的是地址時(shí)，一般該地址應(yīng)采用格雷碼，因?yàn)楦窭状a每次只變一位，相當(dāng)于每次只有一個(gè)同步器在起作用，這樣可以降低出錯(cuò)概率，象異步FIFO的設(shè)計(jì)中，比較讀寫地址的大小時(shí)，就是用這種方法。如果兩個(gè)時(shí)鐘域之間傳送大量的數(shù)據(jù)，可以用異步FIFO來(lái)解決問題。 我們可以在跨越Clock Domain 時(shí)加上一個(gè)低電平使能的Lockup Latch 以確保Timing能正確無(wú)誤。
【面試硬件工程師問題及參考答案】相關(guān)文章：
硬件工程師筆試及面試問題05-07
計(jì)算機(jī)硬件問題探討安全03-30
PHP高級(jí)工程師面試問題集合03-29
2017年質(zhì)量工程師面試問題及說(shuō)話技巧03-19
怎么樣排除電腦硬件故障問題12-22
審計(jì)面試題目及參考答案06-08